83_86.pdf

(1365 KB) Pobierz
Układy zerujące do urządzeń cyfrowych, część 2
P O D Z E S P O Ł Y
Układy zerujące do urządzeń cyfrowych,
część 2
Zgodnie z†zapowiedzi¹
z†poprzedniego numeru EP, w†tej
czÍúci artyku³u skupimy siÍ na
prezentacji uk³adÛw scalonych
integruj¹cych w†jednej strukturze
systemy kontroli napiÍcia
zasilaj¹cego wraz z†innymi
modu³ami peryferyjnymi, ktÛre s¹
czÍsto wykorzystywane
w†systemach mikroprocesorowych.
W†pierwszej czÍúci artyku³u przedsta-
wiliúmy trzy podstawowe grupy uk³adÛw:
standardowe uk³ady zeruj¹ce, uk³ady ze-
ruj¹ce zintegrowane z†watchdogiem oraz
uk³ady zeruj¹ce z†wbudowanymi kompa-
ratorami, umoøliwiaj¹cymi wczesne wy-
krycie zaniku napiÍcia zasilaj¹cego.
W†tej czÍúci zajmiemy siÍ uk³adami
o†nieco wiÍkszych moøliwoúciach.
ì1î, co powoduje, øe nie bÍdzie moøliwy
ani odczyt, ani modyfikacja jej zawartoúci.
Tak wiÍc, oprÛcz zapewnienia ci¹g³oúci
zasilania, uk³ad ten pozwala ograniczyÊ
ryzyko b³Ídnych, przypadkowych wpisÛw,
ktÛrych moøe dokonaÊ procesor wraz
z†opadaniem napiÍcia zasilaj¹cego.
Na rys. 19 przedstawione zosta³y prze-
biegi na wejúciach i†wyjúciach MAX801,
ktÛre u³atwi¹ analizÍ dzia³ania tego uk³a-
du. Jak widaÊ, nawet chwilowe obniøenie
siÍ napiÍcia zasilaj¹cego poniøej wartoúci
bezpiecznej dla pracy systemu powoduje
zablokowanie pracy pamiÍci RAM.
Jeszcze inne rozwi¹zanie zaproponowa-
li konstruktorzy uk³adÛw MAX691A i†po-
chodnych (schemat blokowy na rys. 20 ).
We wnÍtrzu tego uk³adu zintegrowano
komplet blokÛw realizuj¹cych wszystkie
dotychczas przedstawione funkcje, tzn. ze-
rowanie systemu, kontrolÍ napiÍcia zasi-
laj¹cego, automatyczne prze³¹czanie na za-
silanie bateryjne, programowany timer-
watchdog, blokadÍ zapisu pamiÍci SRAM
oraz wczesne wykrywania zaniku zasila-
nia podstawowego. W†odrÛønieniu od
uk³adu MAX801, uk³ad MAX691A ma
osobne wyjúcie watchdoga. DziÍki temu
system mikroprocesorowy moøe wykryÊ
zawieszenie siÍ programu i†podj¹Ê akcjÍ
ratunkow¹. W†przypadku MAX801 prze-
pe³nienie watchdoga powoduje zerowanie
procesora, co nie zawsze jest rozwi¹za-
niem bezpiecznym.
Na rys. 21 zosta³ przedstawiony pod-
stawowy schemat aplikacyjny uk³adu
MAX691A (i pochodnych). W†przypadku,
gdy pr¹d pobierany przez uk³ady zasilane
poprzez wbudowany w†strukturÍ uk³adu
klucz pr¹dowy przekracza 250mA, moø-
liwe jest zastosowanie zewnÍtrznego
wzmacniacza w†postaci tranzystora pnp ,
ktÛry na schemacie z†rys. 21 otoczono
szarym ko³em. Wyjúcia !LowLine i † !WDO
zosta³y wykorzystane do okreúlenia stanu
systemu - moøna do nich do³¹czyÊ wskaü-
niki úwietlne lub akustyczne (jako druga
opcja na rys. 21).
Coraz silniejszy trend ìprzechodzeniaî
w†systemach cyfrowych na zasilanie 3,3V
spowodowa³, øe produkowane s¹ takøe
specjalizowane uk³ady zeruj¹ce dla syste-
mÛw niskonapiÍciowych. Na rys. 22 przed-
stawiony zosta³ schemat aplikacyjny uk³a-
dÛw MAX690T i†pochodnych. Struktura
wewnÍtrzna tych uk³adÛw jest identyczna
Dbamy o†pamiÍÊ
Kolejnym rozszerzeniem moøliwoúci
uk³adÛw nadzoruj¹cych by³o dodanie au-
tomatycznego prze³¹cznika, ktÛry pozwala
na zmianÍ ürÛd³a zasilania systemu po
wykryciu zaniku napiÍcia ürÛd³a podsta-
wowego. Zasilanie awaryjne do-
starczane jest zazwyczaj do pa-
miÍci SRAM, ktÛre s³uø¹ do
przechowywania istotnych da-
nych systemowych.
Przyk³adem uk³adu zeruj¹ce-
go, po³¹czonego z†supervisorem
napiÍcia zasilaj¹cego, moøe byÊ
uk³ad MAX791, ktÛrego schemat
aplikacyjny przedstawiono na
rys. 17 . Uk³ad ten integruje
w†jednej strukturze kompletny
uk³ad zerowania, komparator na-
piÍcia zasilania (umoøliwiaj¹cy
wczesne wykrycie zaniku napiÍ-
cia), automatyczny prze³¹cznik
zasilania, ktÛry pozwala podtrzy-
maÊ zawartoúÊ systemowej pa-
miÍci SRAM oraz timer-watch-
dog. Uk³ad MAX791 nie jest juø jednak
produkowany.
Podobny, konstrukcyjnie jest nowszy
uk³ad, nosz¹cy oznaczenie MAX808 (jego
schemat blokowy znajduje siÍ na rys. 18 ).
Uk³ad ten jest pozbawiony watchdoga, ob-
niøono natomiast w†znacznym stopniu re-
zystancjÍ przejúcia prze³¹cznika pÛ³prze-
wodnikowego, ktÛry s³uøy do wyboru
ürÛd³a zasilania.
Bardziej rozbudowan¹ wersj¹ uk³adu
MAX808 jest uk³ad MAX801. Rozszerze-
nie moøliwoúci tego uk³adu obejmuje ele-
menty zaznaczone szarym wype³nieniem
na rys. 18, tzn. watchdog oraz blok ste-
rowania sygna³em zezwolenia na dostÍp
do pamiÍci !CE (ang. Chip Enable).
W†chwili prze³¹czania zasilania na bate-
ryjne, na wejúcie !CE
pamiÍci podawany
jest sygna³ logicznej
Rys. 17.
Rys. 18.
Rys. 19.
Elektronika Praktyczna 4/98
83
30526518.051.png 30526518.062.png 30526518.073.png 30526518.084.png 30526518.001.png 30526518.002.png 30526518.003.png 30526518.004.png 30526518.005.png 30526518.006.png 30526518.007.png 30526518.008.png 30526518.009.png 30526518.010.png 30526518.011.png 30526518.012.png 30526518.013.png
P O D Z E S P O Ł Y
Uwagi:
1. W oznaczeniach układów nie uwzględniono dodatkowych znaków informujących o dopuszczalnych temperaturach pracy, wersji obudowy, itp.
2. Parametr “Napięcie zasilania” nie określa precyzyjnie napięcia pracy, wskazuje tylko w jakich systemach zaleca się stosowanie wybranego typu układu.
3. Podane parametry czasowe są średnimi wartościami katalogowymi.
4. “OD” oznacza wyjście typu otwarty dren. “OC” oznacza wyjście typu otwarty kolektor. “Push−pull” oznacza wyjście z dwoma tranzystorami, zwierającymi końcówkę
wyjściową do plusa lub masy zasilania. “Pull−up” oznacza wyjście otwarty dren lub otwarty kolektor z wewnętrznym rezystorem “podwieszającym”.
jak dla wersji przystosowanych do pracy
w†systemach zasilanych napiÍciem 5V.
Najwaøniejsze modyfikacje polegaj¹ na
przesuniÍciu punktÛw pomiarowych we-
wnÍtrznych komparatorÛw nieco w†dÛ³.
cej nie da siÍ wymyúleÊ. RÛønorodnoúÊ
konfiguracji dotychczas opisanych uk³a-
dÛw przypomina wprawdzie barokowy
przepych, ale na pocz¹tku okaza³o siÍ, øe
pomys³owoúÊ projektantÛw uk³adÛw sca-
lonych posunͳa siÍ jeszcze dalej.
Inøynierowie firmy Xicor opracowali ro-
dzinÍ uk³adÛw integruj¹cych w†8-koÒcÛw-
kowej obudowie uk³ad zeruj¹cy z†szere-
gow¹ pamiÍci¹ EEPROM (X25168/9,
X25328/9, X25648/9)
DostÍp do matrycy pamiÍciowej jest
moøliwy poprzez 4-przewodowy interfejs
szeregowy SPI o†duøej maksymalnej czÍs-
totliwoúci taktowania (do 2MHz). W†zaleø-
noúci od wersji uk³adu, pojemnoúÊ pamiÍ-
To nie wszystko...
WydawaÊ by siÍ mog³o, øe juø nic wiÍ-
84
Elektronika Praktyczna 4/98
30526518.014.png 30526518.015.png 30526518.016.png 30526518.017.png 30526518.018.png 30526518.019.png 30526518.020.png 30526518.021.png 30526518.022.png 30526518.023.png 30526518.024.png 30526518.025.png 30526518.026.png 30526518.027.png
P O D Z E S P O Ł Y
Elektronika Praktyczna 4/98
85
30526518.028.png 30526518.029.png 30526518.030.png 30526518.031.png 30526518.032.png 30526518.033.png 30526518.034.png 30526518.035.png 30526518.036.png 30526518.037.png 30526518.038.png 30526518.039.png 30526518.040.png 30526518.041.png 30526518.042.png 30526518.043.png 30526518.044.png 30526518.045.png 30526518.046.png
P O D Z E S P O Ł Y
Oferta rynku
OprÛcz uk³adÛw, ktÛre przedstawiliúmy
skrÛtowo w†artykule, na krajowym rynku
dostÍpne s¹ takøe uk³ady produkowane
przez inne firmy (m.in. Linear Technolo-
gy, MotorolÍ, SGS Thomson). Zdaniem
autora uk³ady skrÛtowo opisane w†artyku-
le stanowi¹ reprezentatywn¹ prÛbkÍ kon-
figuracji i†moøliwoúci oferowanych przez
nowoczesne uk³ady nadzoruj¹ce pracÍ sys-
temÛw mikroprocesorowych, nazwane
skrÛtowo ìzeruj¹cymiî.
Chc¹c u³atwiÊ Czytelnikom orientacjÍ
w†bardzo bogatej ofercie, w† tab. 1 znajdu-
je siÍ zestawienie wiÍkszoúci produkowa-
nych w†chwili obecnej uk³adÛw wraz ze
skrÛconym opisem ich wewnÍtrznego ìwy-
posaøeniaî.
Tab. 1†bÍdzie z†pewnoúci¹ pomocna
przy podjÍciu decyzji technicznych. Pod-
jÍcie decyzji o†zakupie moøe u³atwiÊ ze-
stawienie firm handlowych, ktÛre maj¹
w†swojej ofercie przedstawione przez nas
uk³ady.
Piotr Zbysiński, AVT
Rys. 20.
ci moøe wynosiÊ
2..8kB, a†wyjúcia
zeruj¹ce maj¹ po-
laryzacjÍ dodatni¹
lub ujemn¹.
Na rys. 23
przedstawiony
zosta³ schemat
blokowy wnÍtrza
nieco bardziej
rozbudowanych
uk³adÛw tej serii,
ktÛre s¹ dodatko-
wo wyposaøone
w†programowany timer-watch-
dog. WspÛ³pracuje on z†uk³a-
dem zeruj¹cym, tak wiÍc jeøeli
po przekroczeniu zadanego
czasu procesor nie obs³uøy ti-
mera, zostanie wyzerowany.
Jeszcze wiÍcej moøliwoúci ofe-
ruje grupa uk³adÛw: X25163/5,
X25323/5 i†X25643/5. OprÛcz
uk³adu zeruj¹cego, pamiÍci EEP-
ROM (odpowiednio 2kB, 4kB,
8kB) i†watchdoga, we wnÍtrzu
kaødego z†tych uk³adÛw znajduje
siÍ obwÛd úledz¹cy napiÍcie za-
silaj¹ce. Przekroczenie dozwolo-
nych wartoúci w†dÛ³ lub w†gÛrÍ
powoduje blokadÍ pamiÍci, dziÍki
czemu przypadkowy zapis nie bÍ-
dzie moøliwy. Schemat blokowy
tej grupy uk³adÛw znajduje siÍ na
rys. 24.
Øaden z†uk³adÛw opraco-
wanych przez firmÍ Xicor nie
jest wyposaøony w†wejúcie
wspÛ³pracuj¹ce z†przycis-
kiem zerowania rÍcznego.
W†wiÍkszoúci typowych
przypadkÛw nie jest on nie-
zbÍdny, ale gdyby wyst¹pi³a
koniecznoúÊ jego zastosowa-
nia, to prosta rozbudowa ap-
likacji (jak na rys. 25 ) po-
zwoli unikn¹Ê tej niedogod-
noúci.
Rys. 21.
Dystrybutorzy firm produkujących
układy zerujące:
Analog Devices : Alfine, Elbatex, Elt−
ron, JM Elektronik, Micros, Soy−
ter
Dallas : JM Elektronik, Soyter, WG
Electronics,
Linear Technology : E2000−Setron,
Eltron, Eurodis−Microdis, JM
Elektronik, Macropol, Soyter
Maxim : Elatec, Elfa, Eltron, JM Elek−
tronik, Micors, Soyter, Spezial
Electronic
Xicor : E2000 Setron, Elatec, Eltron,
JM Elektronik
Rys. 22.
Rys. 23.
Rys. 25.
86
Elektronika Praktyczna 4/98
Rys. 24.
30526518.047.png 30526518.048.png 30526518.049.png 30526518.050.png 30526518.052.png 30526518.053.png 30526518.054.png 30526518.055.png 30526518.056.png 30526518.057.png 30526518.058.png 30526518.059.png 30526518.060.png 30526518.061.png 30526518.063.png 30526518.064.png 30526518.065.png 30526518.066.png 30526518.067.png 30526518.068.png 30526518.069.png 30526518.070.png 30526518.071.png 30526518.072.png 30526518.074.png 30526518.075.png 30526518.076.png 30526518.077.png 30526518.078.png 30526518.079.png 30526518.080.png 30526518.081.png 30526518.082.png 30526518.083.png 30526518.085.png 30526518.086.png 30526518.087.png 30526518.088.png 30526518.089.png 30526518.090.png 30526518.091.png 30526518.092.png
Zgłoś jeśli naruszono regulamin